PCI Express – Wikipedia, wolna encyklopedia

Przykład loga PCI Express
Gniazda PCIe od góry: ×4, ×16, ×1 i ×16 w porównaniu ze złączem PCI (na dole)
Dysk SSD Plextor M8Pe(Y) z interfejsem PCIe

PCI Express (ang. Peripheral Component Interconnect Express, oficjalny skrót PCIe) – połączenie Point-to-Point (podobnie jak HyperTransport) pozwalające na przesyłanie danych z dużą prędkością, instalację kart rozszerzeń na płycie głównej[1][2]. Zastąpiło ono magistrale PCI oraz AGP. Istnieje możliwość wyprowadzenia interfejsu PCIe na zewnątrz, co zostało zastosowane m.in. w komputerach IBM 2827 EC12.

Standard został opracowany przez firmy Compaq, Dell, Hewlett-Packard, IBM, Intel i Microsoft[3].

Porównanie z PCI

[edytuj | edytuj kod]

Formalnie PCI-Express ze względu na topologię Point-to-Point nie jest magistralą i jest niekompatybilne ze „zwykłym” PCI. Konstrukcja taka jednak eliminuje konieczność dzielenia pasma pomiędzy kilka urządzeń – każde urządzenie PCI-Express jest połączone bezpośrednio z samym kontrolerem. Sygnał przekazywany jest szeregowo w pełnym dupleksie za pomocą dwóch linii, po jednej w każdym kierunku, przy czym każda z nich tworzona jest przez parę przewodów. W zależności od konstrukcji danego urządzenia, możliwe jest używanie wielu takich linii (ang. lanes) jednocześnie.

Porównanie z AGP

[edytuj | edytuj kod]

W nowych płytach głównych gniazda x16 montuje się zwykle w miejscu, w którym w starych modelach znajdowały się gniazda AGP – większość chipsetów z kontrolerem PCI Express nie zawiera kontrolera AGP, tak więc najczęściej obecność PCIe eliminuje możliwość użycia kart graficznych ze złączem AGP.

Przykładami chipsetów obsługujących zarówno AGP, jak i PCIe są: Via PT880 Pro dla procesorów Intela i ULi M1695 + ULI M1567 dla procesorów AMD.

Warianty

[edytuj | edytuj kod]
Porównanie kart na miniPCI i miniPCIe

Istnieje kilka wariantów łącza PCI Express – z 1, 2, 4, 8 lub 16 liniami (ang. lanes)[2]. Wraz ze zwiększaniem się liczby dostępnych linii wzrasta rzeczywista długość złącza (ang. slot), a poprzez wspólną część początkową i dodawanie nowych linii na końcu złącza, jego konstrukcja umożliwia działanie kart wolniejszych (z mniejszą liczbą linii) niż te, które maksymalnie obsługuje gniazdo. Sytuacja odwrotna, czyli montaż karty przygotowanej na obsługę większej liczby linii w gnieździe o mniejszej ich liczbie, może nie być możliwa ze względu na ograniczenie przepustowości albo też może wymagać fizycznej modyfikacji karty lub złącza. Gniazdo x1 ma 18 pinów z każdej strony, gniazdo x4 – 32, gniazdo x8 – 49, zaś gniazdo x16 – 82 piny z każdej ze stron.

Specyfikacja PCIe określa również karty o mniejszych rozmiarach, takie jak:

Zasilanie

[edytuj | edytuj kod]

Dla napięcia 3,3 V wszystkie karty PCIe mogą w sumie pobierać prąd nie większy niż 3A, czyli moc do 9,9 W. Natomiast dla napięcia 12 V maksymalna moc jaką może uzyskać karta z gniazda PCI Express zależy od jej typu:

  • dla kart x1 prąd do 0,5 A, czyli moc do 6 W, a łącznie do 10 W;
  • dla kart x4 i szerszych prąd do 2,1 A, czyli moc do 25 W, łącznie także do 25 W;
  • dla pełnowymiarowych kart x1 moc do 25 W uzyskiwana po inicjalizacji i konfiguracji programowej jako tzw. „urządzenie wysokiej mocy”;
  • dla pełnowymiarowych kart graficznych x16 prąd do 5,5 A, czyli moc do 66 W, a łącznie do 75 W uzyskiwana po inicjalizacji i konfiguracji programowej jako tzw. „urządzenie wysokiej mocy”.

Jeśli karta do prawidłowej pracy wymaga większej mocy, musi ona zostać dostarczona z zasilacza dodatkowym przewodem. Standardowo jest to przewód sześcio- lub ośmiożyłowy albo ich połączenie (6+2[4]). Dzięki takiej konfiguracji karta może pobrać maksymalnie moc 300 W: 75 W z gniazda PCIe, kolejne 75 W przez przewód sześciożyłowy oraz 150 W przez ośmiożyłowy.

Istnieją również karty, które mają dwa przewody zasilające 8-żyłowe, lecz nie jest to objęte standardem, więc takie karty nie mogą używać oficjalnego logo PCI Express. Taka konfiguracja pozwala na dostarczenie do karty nawet 375 W mocy: 75 W z gniazda PCIe i 2× 150 W z 8-żyłowych przewodów. Jednak należy przy tym zwrócić uwagę na możliwość pomylenia 8-żyłowego złącza PCI Express ze złączem EPS12V służącym do zasilania wielordzeniowych mikroprocesorów.

Przepustowość

[edytuj | edytuj kod]
Karta graficzna przystosowana do pracy w porcie PCIe x16

Przykładowo w wersji 2.0 łącza PCIe częstotliwość taktowania wynosi 5 GHz, a protokół transmisji wprowadza dwa dodatkowe bity korekcji błędów, do każdych ośmiu bitów danych (kodowanie 8b/10b). Wynika z tego, że przepustowość jednej linii wynosi 500 MB/s. W związku z tym, że urządzenia mogą jednocześnie przekazywać sygnały w obu kierunkach (full-duplex), można założyć takie wykorzystanie złącza, że transfer będzie sięgał 1 GB/s. Kolejne wersje PCI Express zwykle mają dwa razy większą przepustowość od poprzednich, co widać w poniższej tabeli:

Przepustowość PCI Express
Wersja Kodowanie Przepustowość Transfer Danych
×1 ×16
1.0b / 1.1 8b/10b 2,5 GT/s 2 Gbit/s (250 MB/s) 32 Gbit/s (4 GB/s)
2.0 / 2.1 8b/10b 5 GT/s 4 Gbit/s (500 MB/s) 64 Gbit/s (8 GB/s)
3.0 / 3.1 128b/130b 8 GT/s 7,877 Gbit/s (984,6 MB/s) 126,032 Gbit/s (15,754 GB/s)
4.0 128b/130b 16 GT/s 15,752 Gbit/s (1969 MB/s) 252,032 Gbit/s (31,504 GB/s)
5.0 128b/130b 32 GT/s 3938 MB/s 63,015 GB/s
6.0 242B/256B PAM-4 FLIT 64 GT/s 7,563 GB/s 121,000 GB/s

Thunderbolt

[edytuj | edytuj kod]

23 września 2009 Intel zaprezentował Thunderbolt, będący zintegrowanym ze złączem DisplayPort interfejsem PCIe x4. Pierwsze komputery z tą technologią pojawiły się w sprzedaży na początku 2011 roku. Wersje 1 i 2 korzystają z fizycznego złącza miniDP, wersja 3 i 4 korzystają z fizycznego złącza USB-C.

Wersja PCIe Przepustowość
Thunderbolt 1 x4 2.0 10 Gbit/s (1,25 GB/s)
Thunderbolt 2 x4 2.0 16 Gbit/s (2 GB/s)
Thunderbolt 3 x4 3.0 22 Gbit/s (2,75 GB/s)[5]

Historia magistrali

[edytuj | edytuj kod]
  • 1.0 – premiera 2004 (zaprezentowana przez firmę Intel).
  • 2.0 – premiera 15 stycznia 2007.
  • 3.0 – dla podstawki Intel LGA 2011 oraz LGA 1155 z procesorami Ivy Bridge.
  • 4.0 – oficjalnie ogłoszona 8 czerwca 2017 r. przez PCI-SIG[6] Dostępna dla podstawki AM4 z chipsetem x570 z procesorami AMD Ryzen 3000.
  • 5.0 – 29 maja 2019 roku firma PCI-SIG oficjalnie ogłosiła wydanie finalnej specyfikacji PCI-Express 5.0[7].
  • 6.0 – 18 czerwca 2019 roku PCI-SIG ogłosiło początek prac nad nową specyfikacją[8].
  • 6.0 – 6 października 2021 r. wydano specyfikację PCI Express 6.0 w wersji 0.9 (wstępnej)[9].
  • 6.0 – 11 stycznia 2022 r. firma PCI-SIG oficjalnie ogłosiła wydanie końcowej specyfikacji PCI-Express 6.0[10][11].
  • 7.0 - 21 czerwca 2022 r. PCI-SIG ogłosiło początek prac nad specyfikacją PCI Express 7.0.[12] Specyfikacja ma zostać sfinalizowana w 2025 roku.

Przypisy

[edytuj | edytuj kod]
  1. Odile Liboiron-Ladouceur, Howard Wang, Keren Bergman, An All-Optical PCI-Express Network Interface for Optical Packet Switched Networks, „OFC/NFOEC 2007 - 2007 Conference on Optical Fiber Communication and the National Fiber Optic Engineers Conference”, IEEE, 2007, DOI10.1109/ofc.2007.4348447.
  2. a b Christopher Harper, What is PCI Express (PCIe)? - Everything You Need To Know [online], PC Guide, 21 sierpnia 2019 [dostęp 2024-07-21] (ang.).
  3. PCI-SIG Introduces „PCI Express (TM)” (Formerly 3GIO) High-Speed Serial Interconnect Specification. Microsoft Corporation, 2002-04-17. [dostęp 2015-02-26]. (ang.).
  4. Złącze PCI-E (zasilanie) – Słownik terminów w RTV EURO AGD [online], www.euro.com.pl [dostęp 2019-02-09].
  5. Intel, Thunderbolt 3 Technology Brief (Page 6) [online].
  6. PJ, PCIe 4.0 gotowy – oferuje aż 64 GB/s – Speed Test – Wiadomości, „Speed Test – Wiadomości”, 11 czerwca 2017 [dostęp 2017-06-12] (pol.).
  7. PCI-SIG-PCI-Express-5.0. [dostęp 2020-11-08].
  8. PCI-SIG PCI-Express-6.0-Specification. [dostęp 2020-11-08].
  9. ogłoszenie na pci sig. [dostęp 2021-10-31].
  10. PCI-SIG Releases PCIe 6.0 Specification Delivering Record Performance to Power Big Data Applications. Business Wire, 2022-01-11. [dostęp 2022-01-15]. (ang.).
  11. PCI Express 6.0 Specification [online], PCI-SIG [dostęp 2022-02-01].
  12. PCI-SIG® ogłasza PCI Express® 7.0. [dostęp 2022-11-24].