Intel MCS-51 — Вікіпедія

Мікроконтролер з сімейства MCS-51, Intel P8051AH (DIP корпус)

Intel MCS-51 (i8051) — сімейство мікроконтролерів, розроблених фірмою Intel 1980 року для використання у вбудованих системах. Дані мікроконтролери були досить популярними у 90-х роках, згодом їх витіснили розвиненіші аналоги фірм «Microchip Technology» і «Atmel». За рахунок вдалої реалізації мікроконтролера (вбудований УАПП, бітовий процесор i8051) велика кількість наявних на ринку мікроконтролерів має i8051 сумісні процесори, а за рахунок наявності великої кількості аналогів вивчення ядра MCS-51 є одним з перших кроків до вивчення сучасних мікропроцесорів у програмах курсів вищих навчальних закладів.

MCS-51 прийшли на заміну випущеним у 1976 році MCS-48 і на відміну від останніх мали зменшений час виконання команд (в 2,5 — 10 раз в залежності від умов експлуатації), збільшений обсяг вбудованої пам'яті, додаткові пристрої периферії, додаткові команди для програмування. За рахунок даних покращень, мікроконтролери стали зручнішими в програмуванні, дешевші в експлуатації. Наявність булевого процесора затвердила за даними пристроями галузь автоматизації виробництва, оскільки для управління часто використовуються саме полярні сигнали — ввімкнути/вимкнути двигун, запалити/вимкнути індикатор тощо.

Конструктивно, MCS-51 є однокристальними мікроконтролерами гарвардської архітектури, що виконані по n-МОН або КМОН технології. Містять у собі 8-бітний мікропроцесор i8051 з підтримкою булевих операцій над окремими бітами, до 4096 байт вбудованої пам'яті програм (доступної тільки на читання), до 256 байт вбудованої пам'яті даних (доступної на читання і запис), підтримка адресного простору у 64 Кб для пам'яті програм і 64 Кб для пам'яті даних, два-три 16-бітні таймери/лічильники, двосторонній УАПП, 32 лінії двосторонніх портів введення-виведення, генератор тактової частоти.

Існує радянський клон мікропроцесора — МК51 (КР1816ВЕ51).

Характеристика мікроконтролера

[ред. | ред. код]
Внутрішня архітектура мікроконтролерів i8051.

Надалі буде розглядатись саме оригінальна версія мікроконтролера (якщо не обговорено інше), оскільки інші контролери принципово не відрізняються від оригінального MCS-51.

Ядро
Пам'ять
  • Гарвардська архітектура пам'яті
  • 8-бітова шина даних
  • 16-бітна шина адреси. Можливість адресації до 64 Кб пам'яті програм і до 64 Кб пам'яті даних
  • 4096 байт вбудованої пам'яті програм (додаткові 60К досягаються за рахунок зовнішніх мікросхем пам'яті)
  • 128 байт вбудованої пам'яті даних (додаткові 64К досягаються за рахунок зовнішніх мікросхем пам'яті)
Периферія
  • 32 двосторонні однобітні лінії вводу-виводу
  • Двосторонній послідовний порт
  • Два 16-бітні таймери/лічильники
  • Система з 5 переривань, з 2 рівнями пріоритетів
  • Вбудований тактовий генератор
  • Енергоощадний режим (тільки у версіях на КМОН технології)

Вбудовані пристрої

[ред. | ред. код]

Порти вводу-виводу

[ред. | ред. код]

Чотири 8-розрядні порти Р0…Р3 можуть використовуватися:

  1. Як 8-розрядні паралельні порти введення/виведення інформації;
  2. Як 32 однорозрядні лінії введення/виведення;
  3. При роботі з зовнішньою пам'яттю програм і даних;
  4. В режимі альтернативних функцій (8 ліній порту Р3);
  5. При програмуванні та перевірці внутрішньої пам'яті програм.

Послідовний порт може бути запрограмований на один з чотирьох режимів прийому/передачі шляхом програмування розрядів SM0 і SM1 регістра SCON.

  • Режим 0 — послідовний порт працює як восьмирозрядний регістр зсуву. Швидкість (частота) прийому/передачі в режимі 0 постійна і складає , де  — частота синхронізації ОМЕОМ.
  • Режим 1 — прийом/передача даних здійснюється у форматі восьмирозрядного УАПП. Швидкість залежить від частоти переповнення регістра лічильника
  • Режим 2 — режими 9-розрядного УАПП з постійною швидкістю обміну. Швидкість прийому/передачі програмно налаштовується на одну із двох можливих величин: або
  • Режим 3 — режими 9-розрядного УАПП з перемінною швидкістю обміну. Швидкість залежить від частоти переповнення регістра лічильника

Універсальний асинхронний приймач/передавач (УАПП)

[ред. | ред. код]

Вбудований універсальний асинхронний приймач/передавач дозволяє досить просто перетворити мікроконтролер у послідовний інтерфейс вводу-виводу. За рахунок різноманітного способу підключення зовнішніх виходів напряму́ до внутрішніх регістрів зсуву і використання внутрішніх таймерів, можна реалізувати сполучення в багатьох режимах, включаючи синхронне і асинхронне. В деяких режимах можливе сполучення без використання зовнішніх компонентів. Режим сумісності з протоколом RS-485 також можливий для реалізації, проте основною перевагою ядра 8051 є можливість підстроювання до дійсних послідовних протоколів керування приладами.

Якщо УАПП (і таймер за необхідності) налаштований, то для програміста лишається написати просту процедуру переривання для заповнення регістру передачі (викликатиметься кожен раз, коли останній біт регістра передачі «віддається» УАППом) і/або очищення/збереження даних в регістрі-приймачі. Для роботи основної програми залишається тільки записувати у стек дані для відправлення і читати зі стеку дані для приймання.

Система переривань

[ред. | ред. код]

Всього у мікроконтролера є 5 переривань:

  1. IE0
  2. TF0
  3. IE1
  4. TF1
  5. TI+RI

В архітектурі 8051 коректне виконання переривання неможливе без завершення виконання попередньої команди[1].

Програмістська модель

[ред. | ред. код]

Архітектура пам'яті

[ред. | ред. код]

Таблиця регістрів спеціальних функцій

[ред. | ред. код]
Розміщення регістрів спеціальних функцій у віртуальній пам'яті мікроконтролера
Позначення Найменування Адреса Поч. значення Примітка
ACC Акумулятор E0H 00H Цей регістр означає те саме, що і A при програмуванні на асемблері, проте позначення А вказує на роботу з акумулятором, а позначення ACC вказує на роботу з байтом пам'яті. Відповідно, використання мнемоніки A дозволяє скоротити довжину інструкції.
B Регістр B F0H 00H Регістр використовується мікроконтролером тільки в операціях множення/ділення. В усіх інших операціях його можна використовувати як загальний регістр
PSW Регістр стану програми D0H 00H Його аналог у х86 — регістр прапорців FLAGS
SP Покажчик стеку 81H 07H
DPL Молодший байт покажчика даних 82H 00H Дані регістри формують один 16-бітний віртуальний регістр DPTR.
DPH Старший байт покажчика даних 83Н 00H
P0 Порт 0 80H FFH Регістри-защіпки портів вводу-виводу
P1 Порт 1 90H FFH
P2 Порт 2 A0H FFH
P3 Порт 3 B0H FFH
IP Регістр пріоритетів переривань B8H XXX00000b
IE Регістр дозволу переривань A8H 0XX00000b
TMOD Регістр режимів таймера/лічильника 89H 00H
TCON Регістр керування таймера/лічильника 88H 00H
TH0 Таймер/лічильник 0 (старший байт) 8CH 00H
TL0 Таймер/лічильник 0 (молодший байт) 8AH 00H
TH1 Таймер/лічильник 1 (старший байт) 8DH 00H
TL1 Таймер/лічильник 1 (молодший байт) 8BH 00H
SCON Керування послідовним портом 98H 00H
SBUF Буфер послідовного порту 99H Невизначено Цей регістр, як і DPTR, є також віртуальним. При читанні замість даного регістру підставляється буфер приймача, при записі — буфер передавача. Дані буфери програмно недоступні (щоб програміст не зміг записати у буфер приймача і читати з буфера передавача), проте SBUF — доступний.
PCON Керування енергоспоживанням 87H n-МОН 0XXXXXXX

КМОН 0XXX0000

Система команд

[ред. | ред. код]

Приклади програм

[ред. | ред. код]

Застосування

[ред. | ред. код]
Листівка планетарного всюдихода Nanokhod
  • Марсохід Nanokhod використовує для управління мікроконтролер TEMIC 80C154, який являє собою МК Intel 80C52 із збільшеною кількістю пам'яті програм, який в свою чергу являє собою 80С51 із збільшеною кількістю пам'яті даних і додатковим таймером.[2][3][4]

Сімейство мікроконтролерів та аналоги

[ред. | ред. код]

Відмінності між контролерами у межах сімейства

[ред. | ред. код]

Мікроконтролери, засновані на ядрі 8051

[ред. | ред. код]

Компілятори та емулятори MCS-51

[ред. | ред. код]

Примітки

[ред. | ред. код]
  1. Сергієнко, А. М.; та інші (2009). Деякі особливості проектування мікроконтролерів для СНК (PDF). Вісник НТУУ" КПІ": Інформатика, управління та обчислювальна техніка. (50). Архів оригіналу (PDF) за 23 січня 2022. Процитовано 2 грудня 2021.
  2. Архівована копія. Архів оригіналу за 31 травня 2010. Процитовано 17 жовтня 2010.{{cite web}}: Обслуговування CS1: Сторінки з текстом «archived copy» як значення параметру title (посилання)
  3. Архівована копія. Архів оригіналу за 27 жовтня 2008. Процитовано 17 жовтня 2010.{{cite web}}: Обслуговування CS1: Сторінки з текстом «archived copy» як значення параметру title (посилання)
  4. http://www.datasheetcatalog.org/datasheets/270/45052_DS.pdf

Посилання

[ред. | ред. код]
  • MCS® 51 Microcontroller Family User's Manual, February 1994, Publication number 121517, Intel Corporation; PDF.