设计规则检查 - 维基百科，自由的百科全书

设计规则检查（英語：Design rule checking, DRC）是电子设计自动化的一个重要组成部分，它决定了指定集成电路芯片的物理版图是否满足推荐的参数要求，这个要求即设计规则。

设计规则是一系列由半导体制造厂商提供的参数，确保设计者能够画出正确的掩模板。

设计规则检查的目的是生产出高良率和高稳定性的产品。如果违反了设计规则，会对设计的功能造成影响。

一般在运行设计规则检查时，会输入由版图导出的GDSII格式文件。由软件并经过一系列设计规则的技术文件进行处理，产生违反规则的报告。设计者对这些违反规则的数据进行确认。

软件在定义设计规则的时候，通常会使用一种计算机语言来描述如何对设计规则进行操作。比如Mentor Graphics使用Standard Verification Rule Format (SVRF)。

电子设计自动化（EDA）厂商提供商业化的软件，主要由

• Calibre by Mentor Graphics
• Hercules and IC Validator by Synopsys
• Diva, Dracula, Assura and PVS by Cadence Design Systems

• Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field, from which part of the above summary were derived, with permission.

• 集成电路版图

这是一篇電子學小作品。您可以通过编辑或修订扩充其内容。 查 论 编